Intel vs AMD

[Alonzo]

Еве и друго врапче се јави

Intel 10nm Ice Lake CPU Benchmark Leak Out, Huge IPC Gain Over AMD

Se zbori deka se fake benchovi

Не е само до графичките обработки каде требаат јадра.

Истражувачките групи и факултети на големо купуваат Threadripper и прават фарми од нив за обработка на податоци и вршење симулации. Колку повеќе јадра имаат процесорите и колку се подостапни за обичните луѓе толку повеќе и поуспешни научници ќе имаме кои ќе можат да симулираат сценарија од генетика, астрономија, хемија и што уште не и со тоа ќе имаме напредок на други научни полиња. Не се секирајте, нема 32 јадра да спијат 99,9% од времето, си има кој да ги напне, за тоа не се секирајте.

Bravo za postov !!!

 

[SiPy`]

 

[Sukhoi]

Млад си ти, не знаеш
AMD први ни ги отекоа јајцата со monolithic дизајн и се утепа од гомна јадење дека процесорите на Intel биле glued. Intel само со нивни камен по нивна глава им врати...

Како и да е, „лепакот“ што Intel го претставува неам допирна точка со оној на AMD. Има фундаментални разлики во изведбите и во функционалностите. Кај Intel се работи за технологија која овозможува повеќе чипови да сочинат еден „залепен“ чип притоа да нема ограничувања и лаг во конективноста. За разлика од нив кај AMD се работи за поврзување на повеќе чипови во мулти-чип систем при што има ограничувања и лаг(изразен во такт) во конективноста.

Оваа зборуваш за 2007 и Core 2 Duo?
Се сеќавам на периодов, почнав од дете да купувам Ентер списанија и имаше ProEdition дел од него каде беше оваа објаснето. Уште тогаш ми беше чудно како уствари Core 2 Quad е 2xCore 2 Duo.

 

[Astro]

Значи АМД е бољи?

 

[SiPy`]

Значи АМД е бољи?

Никако АМД, само Интел.

 

[Neso]

Млад си ти, не знаеш
AMD први ни ги отекоа јајцата со monolithic дизајн и се утепа од гомна јадење дека процесорите на Intel биле glued. Intel само со нивни камен по нивна глава им врати...

Како и да е, „лепакот“ што Intel го претставува неам допирна точка со оној на AMD. Има фундаментални разлики во изведбите и во функционалностите. Кај Intel се работи за технологија која овозможува повеќе чипови да сочинат еден „залепен“ чип притоа да нема ограничувања и лаг во конективноста. За разлика од нив кај AMD се работи за поврзување на повеќе чипови во мулти-чип систем при што има ограничувања и лаг(изразен во такт) во конективноста.

Линк за лепаците да подпрочитаме малце ?
Kaj INTEL „лепакот“ е уште на папир и кој знае кога ќе се донесе на пазарот, „лепакот“ на АМД можеш денес да го купиш. Иначе знаеш АМД што ќе изнесе на пазарот кога ќе стигне "лепакот" на ИНТЕЛ...??? Чуда, човече ЧУДА.
Обожавам вакви површни муабети, од проста причина што FANBOY-ството искача на површина, не објективноста.

 

[Serko]

Те молам прати линк каде прочита за видот на "лепаци" и како на АМД ствара лаг. Баш ме интересира тоа. А колку што знам последен пат Интел им се смееше на АМД со Епик процесорите дека им биле "лепени" пошто АМД им ги посра сите Xeon процесори за дупло пониски цени.

 

[Neso]

Те молам прати линк каде прочита за видот на "лепаци" и како на АМД ствара лаг. Баш ме интересира тоа. А колку што знам последен пат Интел им се смееше на АМД со Епик процесорите дека им биле "лепени" пошто АМД им ги посра сите Xeon процесори за дупло пониски цени.

Им ги „посра“ сите Xeon процесори ?!?!. По кои мерила, во кои тестови ? Еве пример на тест:
The Intel Xeon W-3175X Review: 28 Unlocked Cores, $2999,
kај што не би рекол дека Xeon-от e „посран“. Во некои тестови е подобар, во некои ист, во некои губи. Муабетот ми е дека треба објективност и издржаност во она што се тврди, се разбира доколу некој се прикажува како објективен. Доколку не си објективен и навиваш за една страна, кажи го така и ондак нема никаков проблем, нели

 

[Astro]

Значи АМД е бољи?

 

[SiPy`]

Значи АМД е бољи?

Увек.

 

[Pane-G]

Значи АМД е бољи?

За ефтиноќа е добар ,а се друго НЕ за жал


Sent from my iPad using Tapatalk

 

[toshex]

Многу е јака потрошувачката на Xeon-ов, а и TDP вредностите на сите интел процесори. Интел ги прикажувa некои си baseline вредности на TDP а АМД ги става вредностите под load.

Затоа i9-9900K со TDP од 95W има потрошувачка од 170W...

Извадено од погорното ривју кое го сподели @Neso може да видиме дека АМД чиповите се сите скоро идентични потрошувачки со рејтуваниот TDP додека пак интел се секогаш и дури и многу повеќе:

Скоро дупло (со буст од асус плочата и повеќе од дупло) повеќе троши XEON-ов од Епик чипот кој исто така има многу повеќе јадра и нитки. У серверски сценарија потрошувачката е многу многу битна.

И презентацијата на интел, у која прикажаа 5 гигахерци на овој чип и у која „заборавиле“ да напоменат дека е оверклокнат со чилер од 1700W - исто така не спомнала дека (според пресметките на анандтек) чипов при 5 гигахерци би имал потрошувачка од 900-1200W...

The Intel Xeon W-3175X Review: 28 Unlocked Cores, $2999

У секој случај, импресивни перформанси на Xeon-от.

 

[gOJDO]

Те молам прати линк каде прочита за видот на "лепаци" и како на АМД ствара лаг. Баш ме интересира тоа. А колку што знам последен пат Интел им се смееше на АМД со Епик процесорите дека им биле "лепени" пошто АМД им ги посра сите Xeon процесори за дупло пониски цени.

ISSCC 2018: AMD's Zeppelin; Multi-chip routing and packaging
AMD's Future in Servers: New 7000-Series CPUs Launched and EPYC Analysis

На кратко кај ZEN/ZEN2 комуникацијата помеѓу ресутсите се одвива етапно во зависност од тоа каде се наоѓаат. На пример ако еден трид од еден чип(лет) сака да пристапи до кеш на друг трид од друг чип(лет) тоа ќе се одвива во повеќе чекори, односно клокови(или како што ги нарекуваат hops). Во еден клок од тридот се предава на IF бафер од линкот на CCX-от, во наредниот клок преку IF линкот се префрла на IF бафер од другиот чип(лет), па во нареден клок се предава податокот на тридот кој го прима. Ѕирни ја табелата погоре и види како се разликува латенцијата меѓу тридовите во зависност од тоа каде се наоѓаат.
IF кај AMD гледај го како протокол кој овозможува преку заедничка шерувана сообраќајница да се разменуваат податоци и како таков има временски, т.е. тактовски пенали или латенција. Ова решение од една страна е одлично бидејќи е ефтино и едноставно за имплементација за поврзување на повеќе чип(лети) со релативно многу мал број на водови.

За разлика од овој начин на етапна комуникација преку протокол на IF и релативно сиромашна конекција, кај решението на Intel се изостанува протоколот и се користат комплетни конекции помеѓу чип(летите). Тоа го овозможуваат споменатите технологии погоре со паралелни врски во повеќе леери на самиот пекиџ. На тој начин се избегнува потребата од шерување на сообраќајниците па врските помеѓу чиповите се директни и комуникацијата се одвива во една фаза или етапа.

Intel's New Omni-Directional Interconnect Combines EMIB, Foveros - ExtremeTech

Покрај ова, голема предност кај Intel е тоа што оваа, поскапа солуција е енергетски поефикасна од IF(кој е релеативно многу енергетски захтевен), а ова е многу битно особено кај процесорите со многу чиплети.

Линк за лепаците да подпрочитаме малце ?
Kaj INTEL „лепакот“ е уште на папир и кој знае кога ќе се донесе на пазарот, „лепакот“ на АМД можеш денес да го купиш. Иначе знаеш АМД што ќе изнесе на пазарот кога ќе стигне "лепакот" на ИНТЕЛ...??? Чуда, човече ЧУДА.
Обожавам вакви површни муабети, од проста причина што FANBOY-ството искача на површина, не објективноста.

Во лепачка заблуда си. Мобилните процесори на Intel од 8-ма и 9-та генерација со AMD Vega графика ја користат оваа технлогија.

 

[Neso]

"On Kaby Lake G, a conventional x8 PCIe 3.0 connection joins the CPU to the GPU. Intel uses its EMIB to connect the custom Radeon graphics core with 4GB of HBM2 memory."
"Rather than connect the chips using traditional methods, Kaby Lake G does it all with Intel’s Embedded Multi-Die Interconnect Bridge (EMIB)"

Значи се работи за технологија на физичко поврзување на повеќе чипови на еден супстрат.За новата технологија за која што збориш, тврдиш дека....

Кај Intel се работи за технологија која овозможува повеќе чипови да сочинат еден „залепен“ чип притоа да нема ограничувања и лаг во конективноста.

Лаг во конективноста има дури и во една плочка кај интел 9900к и тој изнесува:

Intel Core i9 9900K CofeeLake-R Review & Benchmarks – 2-channel DDR4 Cache & Memory Performance – SiSoftware

43.7ns помеѓу две јадра кај 9900к, што по дифолт значи дека во комуникација помеѓу повеќе чипови на еден супстрат ќе има "лаг". Колкав ќе биде тој нема да знаеме дури не се појават чипови кои ќе може да се пробаат и измерат. Интел не кажува колкав ќе биде тој "лаг", туку само дека ќе биде помал...

Intel writes: “Much larger than traditional TSVs, the large vias have lower resistance, providing more robust power delivery simultaneously with higher bandwidth and lower latency enabled through stacking.

ограничувања- Ова незнам што ти значи, во која смисла ограничувања и во однос на што, бидејќи од друга страна пишуваш дека кај АМД има ограничувања, пак прашањето е во однос на што, бидејќи...

AMD Zen 2 Microarchitecture Analysis: Ryzen 3000 and EPYC Rome

Each full CPU, regardless of how many chiplets it has, is paired with a central IO die through Infinity Fabric links. The IO die acts as the central hub for all off-chip communications, as it houses all the PCIe lanes for the processor, as well as memory channels, and Infinity Fabric links to other chiplets or other CPUs.

а иначе:

AMD's Infinity Fabric Detailed - The Innovative, Real-World Implementation of The Company's 'Perfect Lego' Philosophy

In a way, Infinity Fabric along with subsets like Coherent Fabric can be thought of as a superset of a new and improved HyperTransport 2.0 considering it utilizes the HyperTransport messaging protocol. We do not know much about it right now but we do know that:

• It will be completely modular and
• The bandwidth will scale from 30-50 GBps for notebooks and around 512 GBps for Vega GPU.

It will be used as both a network-on-chip solution as well as clustering link between GPUs and x85 server SoCs. CCIX standard is also supported which will allow it to be coupled with accelerators and FPGAs.

ИНТЕЛ до вчера користеше RING-BUS топологија, но таа функционира со поднослива латенција до 28 јадра, повеќе од тоа и латенцијата се зголемува и нема добар ефект на перформансите. Затоа новиот SKYLAKE-X има:

The New Intel Mesh Interconnect Architecture and Platform Implications

Final Words
Overall, the new Intel mesh interconnect architecture is required so the company can scale CPU cores and add more I/O without seeing ever increasing ring latencies. Each path on the mesh has fewer hops than the old rings had. If Intel gets serious about pushing fabric on package, then it is going to provide a huge value proposition for users.

иначе и ИНТЕЛ и АМД технологијата ИМА/НЕМА ограничувања ако знаеш што да бараш, така да екцплицитно дека едните се ограничени а другите немаат ограничувања е искрено детски муабет.

 

[ChemicalAngel]

За разлика од овој начин на етапна комуникација преку протокол на IF и релативно сиромашна конекција, кај решението на Intel се изостанува протоколот и се користат комплетни конекции помеѓу чип(летите). Тоа го овозможуваат споменатите технологии погоре со паралелни врски во повеќе леери на самиот пекиџ. На тој начин се избегнува потребата од шерување на сообраќајниците па врските помеѓу чиповите се директни и комуникацијата се одвива во една фаза или етапа.

Intel's New Omni-Directional Interconnect Combines EMIB, Foveros - ExtremeTech

Покрај ова, голема предност кај Intel е тоа што оваа, поскапа солуција е енергетски поефикасна од IF(кој е релеативно многу енергетски захтевен), а ова е многу битно особено кај процесорите со многу чиплети.

There’s no word on when we’ll see products coming to market using technologies.
Или во превод сеуште се во маркетинг фаза, до имплементација има време.

 

[gOJDO]

Лаг во конективноста има дури и во една плочка кај интел 9900к и тој изнесува:

Intel Core i9 9900K CofeeLake-R Review & Benchmarks – 2-channel DDR4 Cache & Memory Performance – SiSoftware

43.7ns помеѓу две јадра кај 9900к, што по дифолт значи дека во комуникација помеѓу повеќе чипови на еден супстрат ќе има "лаг". Колкав ќе биде тој нема да знаеме дури не се појават чипови кои ќе може да се пробаат и измерат. Интел не кажува колкав ќе биде тој "лаг", туку само дека ќе биде помал...

Имам чувство дека сакаш да се инаетиш, a не да размениш знаење, но нејсе. Мислам на дополнителниот лаг проади користење на IF како протокол за поврзување на CCX-овите односно на чиповите. Погоре на сликата се гледа дека поради користењето на IF, и покрај тоа што се работи за еден ист чип(практично два CCX се ко два процесори поврзани преку IF), латенцијата меѓу тридовите е 3 пати повисока. Да се работеше за CCX од друг чиплет оваа латенција ќе беше уште повисока бидејќи ќе имаше дополнителен чекор во транспортот.

ограничувања-

Ова незнам што ти значи, во која смисла ограничувања и во однос на што, бидејќи од друга страна пишуваш дека кај АМД има ограничувања, пак прашањето е во однос на што, бидејќи...

Прочитај ги линковите погоре. Немам ниту време, ниту желба да ги прераскажувам. Основно ограничување е тоа што брзината со која се пренесуваат податоците помеѓу CCX-овите (настрана латенцијата) е ограничена од брзината на IF, односно фрекфенцијата со која работи IF која пак е различна од фрекфенцијата на јадрата и L3 кешовите (Овој input lag драматично ја зголемува латенцијата при комуникација). Линковите на IF се користат за транспорт на податоци од разни појдовни и дојдовни точки при што се шерувани. Па така преку ист IF линк се пренесуваат и податоци од еден L3 кеш на друг L3 кеш, податоци од RAM во L3 кеш и т.н. Тоа значи дека кога во исто време два или повеќе од 8-те трида од CCX-от имаат побарување на податоци надвор од него до различни ресурси (L3 кешови од други CCX-ови и/или RAM) тогаш се создава загушување и тридовите чекаат на ред еден по еден да бидат опслужени и покрај тоа што се пристапува до различни слободни ресурси.

ИНТЕЛ до вчера користеше RING-BUS топологија, но таа функционира со поднослива латенција до 28 јадра, повеќе од тоа и латенцијата се зголемува и нема добар ефект на перформансите. Затоа новиот SKYLAKE-X има:

Мешаш баби и жаби. Ова нема никаква врска со муабетов. Без оглед на која технологија се користи за поврзување на последното ниво на кеш, поврзувањето на повеќе чипови со посредник како во случајот на AMD произведува поголема латенција. Технлогијата која ја развива Intel е таква што ќе овозможи на еден пекиџ да се има можност за многу пати повеќе конекции помеѓу чиповите па нема да е потребо да се користат шерувани врски со протоколи како во случајот на AMD со IF. За илустрација:

ThreadRipper е сочинет од 8 CCX-ови распоредени на 4 чиплети кои се поврзани со по 3 IF врски од секој чиплет до останатите 3. Идеално би било кога секој CCX директно би се поврзал со останатите 7. Тогаш би можело да се отстрани IF како протокол во комуникацијата. Но тоа значи и дека од секој чиплет ќе треба да има по 12 врски кон останатите CCX-ови (плус два интерни во самиот чиплет за комуникација на двата негови CCX-ови). Односно е потребно да се имаат 4 пати повеќе линкови на самиот пекиџ. Ова е возможно со технологиите кои ги развива Intel.
Покрај ова, поради логиката која jа инволвира IF истиот троши дополнително енергија и грее поради што е ограничен со брзина и тоа поприлично. Поточно неговата брзина е 25.6GB/s по линк при употреба на DDR4-3200(1600МHz DDR). Тоа значи дека протокот на L3 oд различен CCX е ограничен на таа брзина. Ова се однесува за IF1 од Zen/Zen+. Кај IF2 во Zen 2 ова е удвостручено благодарение на удвостручените водови (512bit vs 256bit, благодарение на што Zen 2 има PCI-e 4.0). Сепак овој проток е мизерно мал во однос на протокот кој реално треба да го има L3 кешот и кој се движи од ред големина 1TB/s. Кај Intel-овото решение ова ограничување не постои бидејќи нема протокол чија логика ќе грее и ќе троши дополнително енергија.

Во тоа се состои разликата од „лепаците“ на Intel и AMD.

иначе и ИНТЕЛ и АМД технологијата ИМА/НЕМА ограничувања ако знаеш што да бараш, така да екцплицитно дека едните се ограничени а другите немаат ограничувања е искрено детски муабет.

AMD нема никаква технологија за производство. Нивните процесори ги произведуваат трети фирми како TSMC и GLOFo. За разлика од нив Intel развива технологии и има свои фабрики во кои си ги произведува процесорите.

 

[Neso]

Дали знаеш кои протоколи за внатрешна комуникација помеѓу јадрата, меморискиот контролер, кешовите моментално ги користи ИНТЕЛ ? Или едноставно:

"Технлогијата која ја развива Intel е таква што ќе овозможи на еден пекиџ да се има можност за многу пати повеќе конекции помеѓу чиповите па нема да е потребо да се користат шерувани врски со протоколи како во случајот на AMD со IF"

само пушти повеке конекции и без протокол тие ќе се разбираат магично. Тоа исто како да кажам дека на пример мрежата во една фирма не работи оптимално бидејќи користи TCP-IP протокол и тој додава латенција, треба само да се пуштат кабли (конекции) и цел систем ќе работи многу подобро.Еве интересен текст за читање:

Intel Introduces New Mesh Architecture For Xeon And Skylake-X Processors

каде авторите го споредуваат ИНТЕЛ-овит ДИЗАЈН за комуникација меѓу јадрата, RING BUS-от и новиот MESH topology.

"Мешаш баби и жаби. Ова нема никаква врска со муабетов. Без оглед на која технологија се користи за поврзување на последното ниво на кеш, поврзувањето на повеќе чипови со посредник како во случајот на AMD произведува поголема латенција."

Добро, како мислиш дека тие чиплети ќе комуницираат меѓусебно во интеловиот дизајн? Пуштање конекции меѓу нив само по себе не прави ништо ако немаш протокол по кој тие ќе се разбираат.Ми се чини дека дизајнот на ЗЕН си го разработил и прочитал доста добро, само што си се фатил за слабостите на дизајнот, додека за интеловиот дизајн или не си читал или не те интересира.На пример информацијата дека:

Intel's ring bus, shown above on the Broadwell LCC (Low Core Count) die, connects the various components with a bi-directional bus (in red). The LCC dies employ a single ring that propels data at a one-cycle-per-hop rate (among contiguous cores). For instance, moving data from one core to its closest neighbor requires one cycle. Moving data to more distant cores requires more cycles, thus increasing the latency associated with data transit. It can take up to 12 cycles to reach the most distant core, so the ability to move data in either direction (bi-directional) allows the processor to route it along the shortest path possible. Caches accompany each separate core on the die, so increased latency also impacts cache performance.

Исто така внесува латенција кога се пристапува до последното јадро.Интел за меѓу процесорска комуникација употребува QPI,па претпоставувам дека тој протокол ќе го употребува и за комуникација меѓу чиплетите, или евентуално новиот UPI протокол, кој што исто така има свои добри и лоши страни.

Никаде не реков дека АМД има технологија за производство (фабрики). Ама има технологија за дизајн, тестирање и продажба сакал ти тоа да го признаеш или не.
Не ми е намера да дебатирам со тебе за различни технологии и процеси, главното нешто што ја потикна оваа дискусија за мене е дека, кога се работи за интелов маркетинг материјал, го прифаќаш како таков без предрасуди и дури го рекламираш во форумов, додека кога се работи за АМД рекламен материјал го мериш три пати и после го сечеш ама само негативното.

 

[gOJDO]

@Neso
Тоа кое го зборуваш се однесува на ниво на ист чип како логичка целина и тие протоколи за читање/запишување во L3 немаат допирна точка со протоколот на IF кој служи за поврзување на повеќе чипови во систем. IF е протокол плус во целата приказна кој причинува дополнителни латенции и кој нема врска со протоколите на другите кешови и интерни басови. Мислам дека многу убаво ти објаснив во минатитот пост, а имаш и доволно материјал во линковите. Твое е дали сакаш да научиш или не сакаш.

 

[Neso]

За IF протоколот на АМД ми е јасно, има латенција и има ограничувања, кои се резултат на дизајнот и денешната технологија и тука не ти спорам и имаш право.

Она што сакам да ти го истакнам е твоето мислење базирано на еден текст, односно едно единствено излагање на ИНТЕЛ за нивната идна технологија на пакување на повеќе чипови, во кое ти заклучи дека нема ограничувања и нема лаг.

Сакав да ти покажам дека во постоечката ИНТЕЛ технологија (тука подразбирам дизајн, егзекуција на дизајн) веќе има лаг и ограничувања, во систем кој е ON DIE, што според логиката на нештата, ако веќе редиме чипови еден над/до друг, на поголемо растојание, нема теорија дека нема да има лаг и некакви ограничувања, без разлика дали ќе бидат термални, фреквенциски и.т.н.

За крај, твоето тврдење:

"Кај Intel се работи за технологија која овозможува повеќе чипови да сочинат еден „залепен“ чип притоа да нема ограничувања и лаг во конективноста. За разлика од нив кај AMD се работи за поврзување на повеќе чипови во мулти-чип систем при што има ограничувања и лаг(изразен во такт) во конективноста."

е скроз неточно, бидејќи нема физички прототип кој би можел да се истестира, истотака нема никаква подршка во ниедна теорија за било што, бидејќи ограничувања секогаш постојат на овој или оној начин и лаг секогаш ќе има. (на светлината и треба дури 1сек. за да помине 299 792 458 m.)
За учење нови работи сум секогаш тука, но не кога се неиздржани и базирани на симпатии кон еден произведувач, без критика и објективност кон сите.

 

[gOJDO]

За IF протоколот на АМД ми е јасно, има латенција и има ограничувања, кои се резултат на дизајнот и денешната технологија и тука не ти спорам и имаш право.

Она што сакам да ти го истакнам е твоето мислење базирано на еден текст, односно едно единствено излагање на ИНТЕЛ за нивната идна технологија на пакување на повеќе чипови, во кое ти заклучи дека нема ограничувања и нема лаг.

Сакав да ти покажам дека во постоечката ИНТЕЛ технологија (тука подразбирам дизајн, егзекуција на дизајн) веќе има лаг и ограничувања, во систем кој е ON DIE, што според логиката на нештата, ако веќе редиме чипови еден над/до друг, на поголемо растојание, нема теорија дека нема да има лаг и некакви ограничувања, без разлика дали ќе бидат термални, фреквенциски и.т.н.

Ова воопшто не го спорам, меѓутоа зборуваме за различни работи.

За крај, твоето тврдење:

"Кај Intel се работи за технологија која овозможува повеќе чипови да сочинат еден „залепен“ чип притоа да нема ограничувања и лаг во конективноста. За разлика од нив кај AMD се работи за поврзување на повеќе чипови во мулти-чип систем при што има ограничувања и лаг(изразен во такт) во конективноста."

е скроз неточно, бидејќи нема физички прототип кој би можел да се истестира, истотака нема никаква подршка во ниедна теорија за било што, бидејќи ограничувања секогаш постојат на овој или оној начин и лаг секогаш ќе има. (на светлината и треба дури 1сек. за да помине 299 792 458 m.)
За учење нови работи сум секогаш тука, но не кога се неиздржани и базирани на симпатии кон еден произведувач, без критика и објективност кон сите.

Пак зборуваме за различни работи. Секако дека има електрични ограничувања и во двете архитектури. Меѓутоа јас не зборувам за нив, туку зборувам за вметнување на IF како медиум за поврзување на чиповите и комункација меѓу CCX-овите. Воведен е поради тоа што физички е невозможно да се изведе поинаку со технологијата со која се изработуваат Zen/Zen+/Zen 2 процесорите. Intel нуди решение со кое ќе се изостави IF или сличен „лепак“ кој додава дополнително латенција при комуникацијата покрај онаа за која пишуваш ти.
БОтом лајн, Ryzen и EPYC не се процесори тукусе цели системи и се викаат SOC(system on a chip). Шемата на Ryzen 1000/2000 е комплетно иста како онаа на Core 2 Quad. Има два чипа кои се поврзани со FSB и чипсет. Во случајот кај AMD FSB и чипсетот ги претсавува IF. Ryzen пати од истите детски болести како и Core 2 Quad/Pentium D процесорите.

 

[DelphiUser]

View: https://www.youtube.com/watch?v=1OyMx3ooapw

 

[Neso]

@gOJDO
Фала на дискусијата, се надевам дека ќе се навратиме на истата, здравје кога ќе искочи првиот ваков процесор од интел па да можеме да дикутираме за латенции, протоколи и конективности.

 

[gOJDO]

@gOJDO
Фала на дискусијата, се надевам дека ќе се навратиме на истата, здравје кога ќе искочи првиот ваков процесор од интел па да можеме да дикутираме за латенции, протоколи и конективности.

EDIT: Само со EMIB има веќе излезени процесори тоа се мобилните процесори и NUC од 8-ма генерација со VEGA графичка на нив.

Инаку чист концепт како на AMD од Intel e искочени од многу одамна, тоа се Pentium D/Core 2 Quad. Сите недостатоци кои ги имаше таа платформа ги има и Ryzen.
Концептите се потполно идентични, единствена разлика е што кај Pentium D/Coree 2 Quad чипсетот е на матична, а не на пекиџот како кај Ryzen.

 

[toshex]

right in the budget segment

View: https://www.youtube.com/watch?v=2NdkShPrAKM

АМД си се сами себе најголем компетитор у моментов, ама добро е шо има као тон избор за сечиј џеб/сценарио.

 

[gOJDO]

right in the budget segment

View: https://www.youtube.com/watch?v=2NdkShPrAKM

АМД си се сами себе најголем компетитор у моментов, ама добро е шо има као тон избор за сечиј џеб/сценарио.

Козметичка е надградбава во однос на 2400G, т.е. само повисоки клокови и ништо друго...Во апликации разликата во перформанси во просек е под 10%, додека во игри е незначителни 5%. Според ова разликата во цена од 25-30% меѓу 2400G и 3400G воопшто не е оправдана.

Пред да ги најват спецификациите очекував новите 3000 APU-а да имаат барем некаква надградба во микро и/или макро архитектурата, поточно очекував да видам 14CUs, 8MB L3 кеш и DDR4-3200 native support, покрај повисоките работни фрекфенции. Поточно очекував бар 20% подобри гејминг перформанси од 2400G. Па така останува да чекаме да излезат 4000G кои ќе имаат Zen2 архитектура и Navi графика, па да видиме некакви подобрувања во овој сегмент. Тогаш ќе бидат излезени и Intel-овите APU-а кои ќе носат сериозно помоќна графика од досегашната, воедно видно побрза и од 3400G, па ќе има интересни случувања и во овој сегмент.