Стани премиум член и добиј попуст на 2000+ производи и куп други бенефити!

Intel Nova Lake 2027 (одговорот на Зен 6)

xenon

εικονοκλάστης
15 јануари 2011
4.785
12.779
Skopje
www.wemaxa.com
1784789807530.png

2027-ма ќе биде доста интересна на поле процесори. Деновиве, додека AMD се подготвува за офанзива со нивната Zen 6 архитектура, Intel не седи пасивно како претходно, па одговорот на Интел во обид на враќање на круната и директно ривалство со Zen 6 ќе биде во форма на Nova Lake (официјално брендирана како Core Ultra Series 4 / Core Ultra 400S).

Најважна техничка промена и директен одговор на 3D V-Cache на AMD кај Nova Lake е воведувањето на bLLC (Big Last Level Cache). За да го реши проблемот со гејминг перформансите и латенцијата кон меморијата, Intel вградува огромен, дополнителен слој на кеш меморија директно во самиот пакет. Според последните информации, дури и средната класа (Core Ultra 5) ќе доаѓа со 108 MB bLLC кеш (во конфигурација со 22 јадра), единечните плочки со 28 јадра ќе имаат 144 MB bLLC, додека чиповите со две compute плочки ќе нудат до 288 MB bLLC кеш, што е директна и агресивна тактика против X3D моделите на АМД.

За самите Compute Die чиплети се планира хибридна употреба на најнапредниот Intel 18A процес за одредени компоненти и TSMC N2 (2nm) за другите плочки. Битно за десктоп верзиите е што Intel драстично го менува пристапот кај јадрата: се воведуваат нови P-јадра (Coyote Cove) и нови E-јадра (Arctic Wolf). Моделите од средна и висока класа ќе имаат конфигурации до 28 јадра (8P + 16E + 4 Low-Power E) на една единечна compute плочка, но вистинското изненадување за ентузијастите се екстремните флагшип модели преку спарување на две compute плочки (Dual Compute Die), Intel ќе понуди десктоп процесори со дури 52 јадра и 60 нишки (поради поддршка за SMT на P-јадрата).

Инженерските проекции покажуваат дека фокусот кај Coyote Cove P-јадрата е ставен на значително поширока архитектура со цел да се извлече калибар на IPC скок (инструкции по циклус) каков што не е виден од генерацијата Alder Lake наваму, овозможувајќи рекорден single-core учинок и агресивно ривалство против над 6 GHz тактовите на Zen 6.

За тајмингот на излегување, динамиката е следна: првите официјални најави за Nova Lake се очекуваат на CES 2027 (со стартување на првите модели во Q1 2027). Прво ќе стартуваат 28-јадрените K-модели за ентузијасти во Q1/Q2 2027, а подоцна (помеѓу мај и септември 2027) ќе пристигнат и 52-јадрените dual-die варијанти. Битно да се нагласи е тоа што оваа архитектура бара премин на сосема нов сокет LGA 1954, а поддршката за меморија останува на DDR5 со брзини нативно до DDR5-8000.

Архитектура на кешот и комуникацијата кај Nova Lake:​

Стара концепција (Arrow Lake / Raptor Lake):
[ P/E-Cores ] ---> [ L3 Cache ] ---> [ Ring Bus / Fabric ] ---> [ System Memory (DRAM) ]

Кај претходните генерации, ако процесорот ја промаши L3 кеш меморијата (cache miss), мораше да оди сè до системскиот RAM преку фабрикот, што во игри и латенциски-чувствителни апликации создаваше забележителен застој и бараше екстремно брзи DDR5 китови за да се компензира.

Нова концепција кај Nova Lake (со bLLC):
1784789705484.png

Со воведувањето на bLLC, кога јадрото бара податок што го нема во брзиот L3 кеш, тоа повеќе не мора веднаш да патува до системскиот RAM. Податоците се влечат директно од огромниот bLLC бафер кој лежи на самиот силикон. Ова драстично ги намалува барањата за пропусен опсег кон надворешната RAM меморија, ги елиминира микро-сецкањата во игрите и овозможува двете compute плочки (кај 52-јадрените модели) да комуницираат и да разменуваат големи блокови податоци без постојано да ја оптоваруваат главната системска меморија.

Се очекува single-core буст тактовите за првпат да пробијат 6.0 GHz до 6.2 GHz фабрички на подобрениот Intel 18A / TSMC 2nm процес. Малите јадра добиваат сериозен скок и ќе работат на високи 4.5 GHz до 4.8 GHz, што е огромна причина зошто мулти-тред перформансите ќе бидат толку високи. За 52-јадрениот модел, кога сите 16 P-јадра и 32 E-јадра се оптоварени, тактот ќе се одржува околу 5.0 GHz – 5.3 GHz (ако ладењето може да го издржи термалниот товар од околу 400W-474W). За искористување на целиот 474W PL2 потенцијал, кај 52 јадрените модели задолжително ќе биде водено ладење од 360mm до 420mm.

Базна потрошувачка (TDP / PL1): За стандардните 28-јадрени K-модели ќе изнесува околу 125W, додека за 52-јадрени Dual-Die варијанти базниот TDP ќе биде поставен на 175W.

Максимален Турбо Буст (PL2 - Out of the Box): Фабричкиот PL2 профил за 52-јадрениот флагшип е планиран на 400W до 474W! Ова е фабричката заштитна граница под полн мулти-тред товар пред корисникот воопшто да чепка оверклок.

Extreme / Unlocked Лимити (PL4 / Шорт Буст): Според протечените спецификации за матичните плочи (кои ќе имаат дури три 8-пински EPS конектори за струја), доколку се отстранат сите лимити за оверклок, 52-јадрениот чип во кратки интервали (пикови) може да повлече над 700W (PL4)! Овие 700W се екстремен пик под синтетички тестови. Во гејминг, поради новиот bLLC кеш кој ги намалува барањата кон RAM-от, процесорот се очекува да троши значително помалку (околу 100W – 150W).

2026/2027ма е последната принудна генерација каде Интел со Nova Lake мора да ги користи TSMC за десктоп силикон. Додека Интел со години се бореше да го усоврши 10nm процесот (кој подоцна го преименува во Intel 7), TSMC го усоврши екстремно ултравиолетовото складирање (EUV) и завладеа со 5nm, 3nm и сега 2nm. Compute плочките за Nova Lake (P и E-јадрата) повторно во најголем дел ќе ги прави TSMC на нивниот N2 (2nm) процес. Intel 18A ќе го користат само за помали сегменти (како I/O плочки, базни подлоги или поевтини верзии на чипови) за да не ја изгубат фасадата дека сè уште имаат функционални фабрики. Вистинска пресвртница каде Интел планира повторно да биде 100% технолошки независен и дури да го престигне TSMC е процесот Intel 14A (1.4nm) - кој се очекува да влезе во масовно производство крајот на 2027ма и почетокот на 2028ма. Интел ги купи првите комерцијални High-NA EUV машини од ASML (Twinscan EXE) пред сите други во индустријата. TSMC одлучи да почека со оваа технологија, што му дава предност на Интел во прецизност.

Вака поставени работите, 2027-ма ја прават многу интересна за хардверски ентузијасти. И двата табора (Интел / АМД) излегуваат со доста интересни понуди кои дефинитивно ќе го размрдаат просторот. Лично типувам на АМД, а) бидејќи се задржува АМ5 сокетот и некако ми е поелегантна изведба и б) Интел изведбата ми изгледа неверојатно комплексна, како за windows scheduler-oт така и термално.
 

petkotrajko

poweruser
16 јуни 2017
2.527
2.980
Колку ќе коштаат?
Има некоја најава за финансиска рамка?
Или сега-за-сега сеуште само тек-спекс се во оптек?
 

xenon

εικονοκλάστης
15 јануари 2011
4.785
12.779
Skopje
www.wemaxa.com
Колку ќе коштаат?
Има некоја најава за финансиска рамка?
Или сега-за-сега сеуште само тек-спекс се во оптек?

380Е до 800Е за моделите кои прво ќе лансираат (евиваленти на и5 и и7 на пример). 52 јадрените веќе ќе бидат нова класа кои ќе одат по 1000Е - 1400Е.

1784801730913.png

Фабрикацијата на 2nm (N2) силиконски плочи (wafer-и) во TSMC носи битно поскапување (точни бројки варираат во зависност од фазата на производство и обемот на нарачки). На пример, споредба на цената по силиконска плочка

1784801919106.png


Иако цената на самата вафер плоча расте за 15–30%, реалниот трошок за еден исправен процесор на почетокот расте за 50% до 80% и тоа заради:

  • низок принос на почетокот (Yield Rate) кој на старт на нов процес е 60-70% (остатокот оди фира во фалинки кои може а може и да не се употребат т.е. пренаменат);
  • премин на GAA (Gate-All-Around / Nanosheet) односно за 2nm, TSMC за првпат напушта FinFET архитектура и преминува на Nanosheet транзистори што бара целосно нови производни чекори кои се доста посложени;
  • употреба на EUV литографија со нови EUV машини кои чинат над $350 милиони по парче - плус за 2nm се бара повеќекратно преминување (multi-patterning);
  • дополнителен премиум за фабрики надвор од Тајван односно производство на 2nm/4nm во новите фабрики на TSMC во Аризона носи екстра 10% - 20% во однос на фабриките во Тајван.
 

petkotrajko

poweruser
16 јуни 2017
2.527
2.980
380Е до 800Е за моделите кои прво ќе лансираат (евиваленти на и5 и и7 на пример). 52 јадрените веќе ќе бидат нова класа кои ќе одат по 1000Е - 1400Е.

Погледнете го атачментот 163486

Фабрикацијата на 2nm (N2) силиконски плочи (wafer-и) во TSMC носи битно поскапување (точни бројки варираат во зависност од фазата на производство и обемот на нарачки). На пример, споредба на цената по силиконска плочка

Погледнете го атачментот 163487


Иако цената на самата вафер плоча расте за 15–30%, реалниот трошок за еден исправен процесор на почетокот расте за 50% до 80% и тоа заради:

  • низок принос на почетокот (Yield Rate) кој на старт на нов процес е 60-70% (остатокот оди фира во фалинки кои може а може и да не се употребат т.е. пренаменат);
  • премин на GAA (Gate-All-Around / Nanosheet) односно за 2nm, TSMC за првпат напушта FinFET архитектура и преминува на Nanosheet транзистори што бара целосно нови производни чекори кои се доста посложени;
  • употреба на EUV литографија со нови EUV машини кои чинат над $350 милиони по парче - плус за 2nm се бара повеќекратно преминување (multi-patterning);
  • дополнителен премиум за фабрики надвор од Тајван односно производство на 2nm/4nm во новите фабрики на TSMC во Аризона носи екстра 10% - 20% во однос на фабриките во Тајван.
Отприлика, толку очекував (една рака и/или нога), ама ај, да препрашам нели ...
 

Astro

sensei
20 јуни 2012
10.183
16.291
И пак поголем проблем на крај ќе биде меморијата и сториџот и тоа има потенцијал да ги уништи овие нови процесори зошто никој не ги купува. Америка и Европа се во рецесија и допрва им следува страшна длабока рецесија. Освен Кина не гледам кој ќе купува значително количество од овие процесори. Треба да сме среќни ако АМД не почне да произведува пак Ryzen 7 3700 X3D
 
членови онлајн
мислења
теми
членови

Нови мислења

Последни огласи

ит маркет

На врв Дно