pankipan4e
Intern
- 30 април 2007
- 12
- 0
Има ли познавачи на програмов или симулаторов, ако сакате. Јас го учам арно ама треба да направам проект за VHDL коло. Ај нека пише некој ако се разбира.
Има ли познавачи на програмов или симулаторов, ако сакате. Јас го учам арно ама треба да направам проект за VHDL коло. Ај нека пише некој ако се разбира.
entity I_Porta is
port(a,b:in bit;z:out bit);
end I_Porta;
architecture algoritam of I_Porta is
begin
process(a,b)
begin
if(a='1' and b='1')then
z<='1';
else
z<='0';
end if;
end process;
end algoritam;
entity ILI_Porta is
port(a,b:in bit;z:out bit);
end ILI_Porta;
architecture algo of ILI_Porta is
begin
process(a,b)
begin
if(a='1' or b='1')then
z<='1';
else
z<='0';
end if;
end process;
end algo;
entity Logicko_Kolo is
port(a_in,b_in,c_in:in bit; F1,F2: out bit);
end Logicko_Kolo;
architecture struktura of Logicko_Kolo is
component I_Porta
port(a,b:in bit;z:out bit);
end component;
for all:I_Porta use entity work.I_Porta(algoritam);
signal s1,s2,s3,s4:bit;
begin
i_1:I_Porta port map(a=>s1,b=>c_in,z=>s2);
i_2:I_Porta port map(a=>a_in,b=>b_in,z=>s3);
i_3:I_Porta port map(a=>s4,b=>c_in,z=>F2);
end struktura;
Хахахаха Исмет браво како позна дека е за архитектура, и ти си на ПМФ? Иначе браво ме воодушево со исцрпниот одговор но јас бидејќи уште сум дрво во програмов, може ли да ѕирнеш овде:
http://www.ii.edu.mk/predmeti/Arhitektura/proekt2.htm
Мојот проект е 16-ти. Незнам како да го направам. Ај жити се ѕирни, ако знаеш постирај, ако не ОК нема везе. Иначе сепак фала за предходниот пост.