MAX + PLUS II

[pankipan4e]

Има ли познавачи на програмов или симулаторов, ако сакате. Јас го учам арно ама треба да направам проект за VHDL коло. Ај нека пише некој ако се разбира.

 

[Ismet]

Има ли познавачи на програмов или симулаторов, ако сакате. Јас го учам арно ама треба да направам проект за VHDL коло. Ај нека пише некој ако се разбира.

Колку што можам да забележам по се изгледа имаш проблем со проектот по предметот архитектура на компјутери PP
Прво треба логичкото коло да го минимизираш со Вичови дијаграми.
Потоа да го нацрташ за да видиш како ќе изгледа твоето логичко коло и ќе видиш кои порти ти требаат (И_порта, или_порта и тн...).
Најпосле ја отвораш Алтера (MAX + PLUS II), отвораш текст едитор и доколку ти требало и порта пишуваш код за и порта.
Еве конкретно како ќе изгледа кодот на и порта:

entity I_Porta is
port(a,b:in bit;z:out bit);
end I_Porta;

architecture algoritam of I_Porta is
begin
process(a,b)
begin
if(a='1' and b='1')then
z<='1';
else
z<='0';
end if;
end process;
end algoritam;

А вака би изгледал кодот на или порта:

entity ILI_Porta is
port(a,b:in bit;z:out bit);
end ILI_Porta;

architecture algo of ILI_Porta is
begin
process(a,b)
begin
if(a='1' or b='1')then
z<='1';
else
z<='0';
end if;
end process;
end algo;

и тн...

Потоа одиш file->save as и го зачувуваш тоа во некој фолдер каде што ќе ги ставиш и другите фајлови подоцна со наставка .vhd .После зачувувањето оди на file->project->set project to current file, и на крај оди на MAX + plus II->compiler и компајлирај го твојот код.
За секоја порта поединечно треба да се повторуваат овие чекори.
Значи да предпоставиме со ова направи и порта, сега за да направиш или порта повторно одиш на текст едитор и се од почеток
Кога ќе завршиш со креирање на потребните порти за твоето логичко коло отвораш повторно текст едитор и го пишуваш главниот код кој всушност работи како main() програма, а преходно креираните се подалгоритми.
Еве пример за тоа како би изгледал главниот код:

entity Logicko_Kolo is
port(a_in,b_in,c_in:in bit; F1,F2: out bit);
end Logicko_Kolo;
architecture struktura of Logicko_Kolo is
component I_Porta
port(a,b:in bit;z:out bit);
end component;

for all:I_Porta use entity work.I_Porta(algoritam);

signal s1,s2,s3,s4:bit;
begin
i_1:I_Porta port map(a=>s1,b=>c_in,z=>s2);
i_2:I_Porta port map(a=>a_in,b=>b_in,z=>s3);
i_3:I_Porta port map(a=>s4,b=>c_in,z=>F2);
end struktura;

После тоа отвораш graphic editor и го црташ твоето логичко коло и го зачувуваш со наставка .gdf и на крај правиш симулација за да видиш дали твоето коло работи како што треба (дали за тие влезови дава точни излези како во твојата задача).

Претпоставувам дека имаш прирачник, погледни таму доста добро е објаснето :bravo:

 

[pankipan4e]

Хахахаха Исмет браво како позна дека е за архитектура, и ти си на ПМФ? Иначе браво ме воодушево со исцрпниот одговор но јас бидејќи уште сум дрво во програмов, може ли да ѕирнеш овде:

http://www.ii.edu.mk/predmeti/Arhitektura/proekt2.htm

Мојот проект е 16-ти. Незнам како да го направам. Ај жити се ѕирни, ако знаеш постирај, ако не ОК нема везе. Иначе сепак фала за предходниот пост.

 

[Ismet]

Хахахаха Исмет браво како позна дека е за архитектура, и ти си на ПМФ? Иначе браво ме воодушево со исцрпниот одговор но јас бидејќи уште сум дрво во програмов, може ли да ѕирнеш овде:

http://www.ii.edu.mk/predmeti/Arhitektura/proekt2.htm

Мојот проект е 16-ти. Незнам како да го направам. Ај жити се ѕирни, ако знаеш постирај, ако не ОК нема везе. Иначе сепак фала за предходниот пост.

И јас нажалост PP сум на ПМФ-ИИ и го имам истиот проект, инаку ни јас сеуште не сум ја комплетирал документацијата.
Јас сум прва година (8 група), како што гледам би требало да си мој колега така да побарај ме на факс. ќе ти објаснам подобро, бидејќи сепак не е баш едноставно

 

[pankipan4e]

Не си ја комплетирал документацијата? А проектот завршен ти е? Ај аддниме [email protected] Јас иначе на тригодишни сум.